

## Titre du stage

# Nouvelles architectures de photodiodes à avalanche à photon unique (SPAD) compatibles silicium pour le proche infrarouge

## Contexte général

Les photodiodes à avalanche à photon unique (SPAD) sont devenues les photodétecteurs très appréciés pour la mesure dite de « temps de vol » dans le proche infrarouge grâce à leur forte sensibilité et grande rapidité [1]. Les SPAD sont facilement intégrables dans les technologies CMOS pour couvrir les longueurs d'onde de 500 à 950nm [2]. Pour les longueurs d'ondes supérieures, l'association d'architecture complexe (ingénierie de jonction, lentille, tranchée d'isolation etc.) et de matériau davantage photosensible dans le proche infrarouge (SiGe, Ge, matériaux III-V) devient nécessaire, entraînant une complexité technologique [3] [4] [5].

L'INL et le LTM mènent respectivement des travaux sur le développement de nouvelles architectures de photodiode à avalanche à photon unique [6], et sur l'hétéro-épitaxie et l'intégration de semiconducteurs III-V sur silicium.

## Objectifs du stage

Nous souhaitons mener une étude exploratoire sur de nouvelles architectures de SPAD intégrant une couche de matériau III-V dans un procédé de fabrication compatible silicium. Après avoir établi un état de l'art et pris connaissances des compétences et moyens disponibles dans les deux laboratoires LTM et INL, les objectifs sont les suivants :

- Poursuivre le développement d'un modèle de simulations TCAD 1D puis passer à un modèle 2D,
- Proposer de possibles architectures en identifiant les difficultés technologiques et les limites,
- Proposer un flot du procédé de fabrication.

## Références

- [1] E. Charbon et al. "SPAD-Based Sensors" in book "TOF Range-Imaging Cameras" ISBN 978-3-642-27523-4 (2013).
- [2] A. Rochas et al. "Low-noise silicon avalanche photodiodes fabricated in conventional CMOS technologies" in IEEE Transactions on Electron Devices, vol. 49, no. 3, pp. 387-394, March 2002 (<https://doi.org/10.1109/16.987107>).
- [3] S. Pellegrini et al. "Industrialised SPAD in 40 nm Technology" International Electron Devices Meeting (IEDM), pp. 16.5.1-16.5.4, 2017 (<https://doi.org/10.1109/IEDM.2017.8268404>).
- [4] R. E. Warburton et al. "Ge-on-Si Single-Photon Avalanche Diode Detectors: Design, Modeling, Fabrication, and Characterization at Wavelengths 1310 and 1550 nm" IEEE Transactions on Electron Devices, no 11, p.3807-3813, nov.2013 (<https://doi.org/10.1109/TED.2013.2282712>).
- [5] A. Tosi et al. "InGaAs/InP SPAD with improved structure for sharp timing response" 2012 International Electron Devices Meeting, 2012, pp. 24.4.1-24.4.4 (<https://doi.org/10.1109/IEDM.2012.6479095>).
- [6] T. Chaves de Albuquerque et al. "Integration of SPAD in 28nm FDSOI CMOS technology" ESSDERC 2018, 3-6 sept. 2018, Dresden, Germany, <http://dx.doi.org/10.1109/ESSDERC.2018.8486852>.

## Lieu du stage et encadrement

- Institut des Nanotechnologies de Lyon – INL, Campus LyonTech-La Doua, 3 avenue Enrico Fermi, Bâtiment Irène Joliot Curie, Villeurbanne (<https://inl.cnrs.fr/>). Encadrement : Thibault Cazimajou, Francis Calmon (équipe Dispositifs Électroniques) & Fabien Mandorlo (équipe i-Lum).
- Laboratoire des Technologies de la Microélectronique - LTM, Minatec 17 avenue des Martyrs 38000 Grenoble (<https://ltmlab.fr/>), Bassem Salem.

## Conditions

Stage (5-6 mois) indemnisés ~ 600€/mois.

## Profil attendu

Ingénieur / Master M2 électronique/microélectronique avec connaissances en physique et technologie des semiconducteurs. Des expériences en simulation TCAD et en fabrication en salle blanche seraient appréciées.

## Candidature

Envoyer par email CV, lettre de motivation et relevé de notes M1-M2 à : [thibault.cazimajou@univ-lyon1.fr](mailto:thibault.cazimajou@univ-lyon1.fr) et [francis.calmon@insa-lyon.fr](mailto:francis.calmon@insa-lyon.fr).